PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-003070

(43)Date of publication of application: 06.01.1999

(51)Int.Cl.

G09G 3/36 1/133

(21)Application number: 10-107454

(71)Applicant : FUJITSU LTD

(22)Date of filing:

17.04.1998

(72)Inventor · FURUKOSHI YASUTAKE

(30)Priority

Priority number: 09101606

Priority date: 18.04.1997


Priority country: JP

(54) CONTROLLER FOR LIQUID CRYSTAL DISPLAY PANEL, CONTROL METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable to display surely picture data from the leading of a liquid crystal display panel by detecting a data-enable signal being made active while picture data is supplied to a panel, and controlling display timing.

SOLUTION: A D flip-flop 20 is synchronized with a clock signal from a picture data supplying source, latches a data-enable signal ENAB, and detects it. When an output of the D flip-flop 20 is made to be a H level, that is, a data-enable signal ENAB is supplied from the picture data supplying source, a timing making circuit 32 outputs a clock D-CLK for data driver, a start pulse D-SP for data driver, a latch pulse LP, picture data DATD, a clock G-CLK for gate driver, and a start pulse G-SP for gate driver so that display timing of picture data in a liquid crystal display panel can be controlled with display timing based on the data-enable signal ENAB outputted from an AND circuit 21



LEGAL STATUS

[Date of request for examination]

04.04.2005

Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公則番号 特開平11-3070

(43)公願日 平成11年(1999)1月6日

(51) Int.Cl.6		識別記号	FΙ		
G 0 9 G	3/36		G 0 9 G	3/36	
G02F	1/133	505	G 0 2 F	1/133	505

審査請求 未請求 請求項の数8 OL (全 15 頁)


(21)出顯番号	特順平10-107454	(71)出職人	000005223
(22) 出顧日	平成10年(1998) 4月17日		富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
(31) 優先権主張番号	特願平9-101606	(72)発明者	古越 靖武
(32)優先日	平 9 (1997) 4 月18日		神奈川県川崎市中原区上小田中4丁目1番
(33)優先権主張国	日本 (JP)		1号 富士通株式会社内
		(74)代理人	弁理士 伊東 忠彦

(54) [発明の名称] 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置

(57)【要約】

【課題】 液晶表示装置が搭載される電子装置の種々の タイミング仕様に適用できる液晶表示パネル用のコント ローラを提供することを目的とする。

【解決手段】 本格明のタイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信 多を検加するデータイネーブル信号検別回路20と、検 出されたデータイネーブル信号を協同路20と、検 出されたデータ画像データの表示タイミングを制御する タイミング作成距路32とを音する。



【特許請求の範囲】

トローラ。

【請求項1】液晶表示パネルのタイミングコントローラ

タイミングコントローラに与えられるデータイネーブル 信号を検出するデータイネーブル信号検出回路と、

検出されたデータイネーブル信号に基づいて、液晶表示 バネルに表示する画像データの表示タイミングを制御す るタイミング作成回路とを有することを特徴とするタイ ミングコントローラ。

【横末項2】データイネーブル堡号から、造品表示パネ 10 ルの各ラインの駆動を開始させるための第1のスター バルスを作成する第1の回路と、データイネーブル信号 から、治島表示パネルの走面タインの駆動を開始させる ための第2のスタートバルスを作成する第2の回路とを 有することを特徴とする演求項1配数のタイミングコン

【請求項3】 タイミング作成回路は、データイネーブル 信号に基づいて、各フレームの開始を検出する回路部分 を有することを特徴とする請求項1配載のタイミングコ ントローラ。

【請求項4】前記タイミングコントローラは更に、 水平及び施庫同期信号を検出する同期信号検出回路と、 データイネーブル信号検出回路がデータイネーブル信号 を検出しない状態において、水平及び垂直同期信号が検 出された場合に、振航データイネーブル信号を主成する 提紙データイネーブル信号を応勤させます。

タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とする請求項1記載のタイミングコントローラ。

【請求項5】前記タイミングコントローラは更に、 水平及び垂直同期信号を検出する同期信号検出回路と、 水平及び垂直同期信号が検出されない場合に擬似データ

イネーブル信号を生成する保護回路とを有し、 タイミング作成回路は擬似データイネーブル信号に基づ いて画像データの表示タイミングを制御することを特徴

とする講求項1記載のタイミングコントローラ。 【請求項6】 液晶表示パネルの表示タイミングを制御する方法において、

タイミングコントローラに与えられるデータイネーブル 信号を検出し、

検出したデータイネーブル信号に基づいて、液晶表示パ ネルに表示する画像データの表示タイミングを制御する ことを特徴とする方法。

【請求項7】 信号ライン及び走査ラインを有する液晶表示パネルと、

信号ラインを駆動するデータドライバと、 走査ラインを駆動するゲートドライバと、 液晶表示パネルに表示する画像データの表示タイミング を制再するのタイミングコントローラとを有し、 タイミングコントローラは、 2 タイミングコントローラに与えられるデータイネーブル 信号を検出するデータイネーブル信号検出回路と、

検出されたデータイネーブル信号に基づいて、液晶表示 バネルに表示する画像データの表示タイミングを制御す るタイミング作成回路とを有することを特徴とする液晶 表示装置。

【請求項8】 前記タイミングコントローラは請求項2ないし5のいずれか一項に記載されているタイミングコントローラであることを特徴とする液晶表示装置。

10 【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】本発明は、液晶表示パネルを 駆動するドライバを制御して、流晶表示パネルにおける 画像データの表示タイミングを制御する流晶表示装置用 タイミングコントローラに関する。 【0002】

【従来の技術】 図1はXGA(1024×768ドッ ト)タイプの従来の改進表示決量の一例の要据を示す図 路図であり、図1中、10はアクティブマトリクス型の 20 液晶表示パネル、11は液晶表示パネル10に形成され ているデータバス(電号ライン)を駆動するデータドラ イバ、12は液晶表示パネル10に形成されているゲー トバス(東季ライン)を関連するゲードドライバであ

【0003】また、13は糖度デーシ中給液(原元・ す)から供給される産庫同期信号VSYNC、水平同期 信号HSYNC、クロックCLK、データイネーブル信 号をBNAB及び確保データDATAを入力し、垂直同期 信号VSYNC及び水平同解信号HSYNCに基づく表 30 示タイミングにより、流晶表示パネル10における画像 データDATAの表示タイミングを削削する弦晶表示装 値用タイミングコントローラである。

【0004】なお、この例では、浓温表示表質用タイミ ングコントローラ13は、データドライバ11は対して は、データドライバ用クロックDーCLKと、データド ライバ用スタートバルスDーSPと、ラッチバルスLP と、画像データDATAとを供給し、ゲートドライバ1 2に対しては、ゲートドライバ用クロックGーCLK及 びゲートドライバ用スタートバルスGーSPとを供給す 40 るように構成されている。

10003 図2は四1に示す従来の液晶表示表置の水平方向の転動タイミングを示すタイミングチャートであり、図204は不明期間番月SYNC、図2BはカロックCLK、図2Cは画像データDATA、図110はデータイネーブル個番ENABを示している。なお、Tおけ水平周期間、Thりは大平衛期間、Thりは大手が表現している。なお、Tおけ水平周期間、Thりは表示有効期間Thdのフロントボーチである。

50 【0006】図3は図1に示す従来の液晶表示装置の垂

直方向の駆動タイミングを示すタイミングチャートであ り、図3Aは垂直同期信号VSYNC、図3Bは水平同 期信号HSYNC、図3Cは画像データDATA、図3 Dはデータイネーブル信号ENABを示している。な お、Tvは垂直周期期間、Tvpは垂直帰線期間、Tv dは表示有効期間、Tvbは表示有効期間Tvdのバッ クポーチ、Tvfは表示有効期間Tvdのフロントポー チである。

【0007】図4は図1に示す従来の液晶表示装置の1 垂直周期期間におけるデータ表示領域とブランク領域と 10 のみに適用できる。実際、搭載される電子装置の異なる の関係を示す図であり、図4中、15はデータ表示領 域、16はブランク領域を示している。データ表示領域 15は、パネルの画素領域に対応し、データの大きさは 画素数に一致する。また、データ表示領域15とブラン ク領域16を合わせたものが実際に液晶表示装置に送ら れてくるデータ (の大きさ) であり、画像データに加 え、表示に関与しないデータ (無効データ:例えば "L OW"の信号であり、画像データの供給が無い状態とみ なすことができる)も含むものである。

[0008] 【発明が解決しようとする課題】従来の液晶表示装置用 タイミングコントローラ13は、水平方向及び垂直方向 のバックポーチThb、Tvb及びフロントポーチTh f、Tvfの設定値を固定とされており、これらバック ポーチThb、Tvb及びフロントポーチThf、Tv fで決定される表示タイミイグで液晶表示パネル10に おける画像表示を行うようにデータドライバ11及びゲ ートドライバ12を制御するように構成されている。

【0009】したがって、従来の液晶表示装置用タイミ 表示を行うとするパーソナルコンピュータ等にのみ対応 することができ、表示タイミングを異にするパーソナル コンピュータ等に使用する場合には、表示不良や表示位 置ずれを起こしてしまうことになる。図4に示すよう に、バックポーチThb、Tvbの固定値が最初のライ ン上であって1024クロックの最初のクロックで走査 されるデータ表示領域15の開始画素を正確に示してい る場合には、データイネーブル信号ENABに同期して データ有効期間Thd、Tvdにおいて画像データがデ ータ表示領域15に正しく表示される。

【0010】バックボーチThb、Tvbの固定値及び フロントポーチTh f 、Tv f の固定値は、液晶表示装 置が搭載される電子装置のタイミング仕様に依存する。 例えば、電子装置のタイミング仕様を最初に決め、この タイミング仕様に合うようにパックボーチThb、Tv bの固定値及びフロントボーチThf、Tvfの固定値 を決める。又は、バックボーチThb、Tvbの固定値 及びフロントポーチThf、Tvfの固定値に合うよう に、電子装置のタイミング仕様を決める。

【0011】もし、バックボーチThb、Tvbの固定 50 のスタートバルスを作成する第1の回路(図15C)

値及びフロントポーチThf、Tvfの固定値が電子装 置のタイミング仕様に合致しないときには、画像データ をデータ表示領域15に正確に表示することはできな い。例えば、画像データは水平及び/又は垂直方向にズ レてデータ表示領域15に表示され、画像の一部が失わ れてしまう。

【0012】よって、タイミングコントローラ13は、 液晶表示装置が搭載される電子装置の種々のタイミング 仕様に適用できるものではなく、特定のタイミング仕様 タイミング仕様に合致するように、タイミングコントロ ーラ13を個々に設計する必要がある。通常、タイミン グコントローラ13の設計にはかなりの時間(例えば、 約1カ月)を要し、量産品出荷までには長期間(例え ば、約2カ月) が必要となってしまう。このため、液晶 表示装置を備えるパーソナルコンピュータ等、液晶表示 装置用タイミングコントローラを必要とする製品の開発 を迅速に行うことができないという問題点があった。 【0013】本発明は上記従来技術の問題点を解決し、

20 液晶表示装置が搭載される電子装置の種々のタイミング 仕様に適用できる液晶表示パネル用のコントローラを提 供することを目的とする。

[0014]

【課題を解決するための手段】請求項1に記載の液晶表 示パネルのタイミングコントローラは、タイミングコン トローラに与えられるデータイネーブル信号を検出する データイネーブル信号検出回路(後述する実施例の回路 20に相当する)と、検出されたデータイネーブル信号 に基づいて、液晶表示パネルに表示する画像データの表 ングコントローラ13は、特定の表示タイミングで画像 30 示タイミングを制御するタイミング作成回路(32)と を有する。

> 【0015】データイネーブル信号は、画像データがパ ネルに供給されている間にアクティブになる信号であ る。データイネーブル信号がアクティブになるタイミン グは任意であるが、必ず画像データに同期している。よ って、このデータイネーブル信号を検出して表示タイミ ングを制御することとすれば、画像データの表示タイミ ングを制御できる。すなわち、データイネーブル信号を 検出することにより、表示を開始する構成とすれば、デ 40 ータイネーブル信号がアクティブになるタイミングがい つであっても、確実に液晶表示パネルの先頭から画像デ ータを表示することができるようになる。よって、従来 のように、水平及び垂直同期信号のバックボーチ、フロ ントポーチに関係なく、自由に表示タイミングの制御が 可能になり、電子装置のあらゆる表示タイミング仕様に 対応できる。

【0016】請求項2に記載のタイミングコントローラ は、繭求項1において、データイネーブル信号から、液 晶表示パネルの各ラインの駆動を開始させるための第1 と、データイネーブル信号から、液晶表示パネルの走査 ラインの駆動を開始させるための第2のスタートパルス を作成する第2の回路(図15F)とを有することを特 数とする。

【0017】上記博成により、パネル駆動の開始タイミングを、検出したデータイネーブル磨骨に基づいて決めることができるので、データイネーブル磨骨が上差づいて決めることができるので、データイネーブル磨骨が上さる。 請求項 3に配慮のタイミングコントローラでは、請求項1のタ 10イミング性成超路が、データイネーブル催骨に基づいて、ネフレーへの概念を指しまういます。

有する。 【0018】従来、フレーム間の識別は同期信号(垂直 同期信号)を用いていたが、データイネーブル信号に基

づいてフレーム側の識別を行う。これは、請求項 1 に記 載の院等の表示タイミクの制御は、同期信号によら ボ、データイネーブル信号は基づいて行われるからであ る。請求項 4 に記載の発明では、請求項 1 のタイミング コントローラは更に、水平及び垂直両周信号を検出する 20 同期信号検出回路がデータイネーブル信号を検出しな い状態において、水平及ブ垂直両別信号が検出された場 台に、擬似データイネーブル信号を検出しな では、擬似データイネーブル信号と東する極似データ イネーブル信号作成回路(25)とを有し、タイミング 作成回路は超似データイネーブル信号に基づいて画像データ タータの表示タイミングを制御する。

【0019】外部からのデータイネーブル信号の株的が 何らかの展記で作上でも、複似的にデータイネーブル 信号を作成することにより、表示を継続して行える。ま た、水平及び重直即開信号を検出しているので、従来と 両様の表示タイミング制率も行ことができ、ユーザの 要望にプレキシブルに対応できる。講示項5に記載の発 明では、請求項1に配載の解記タイミンプントローラ は更に、水平及少重直同開信号を検出する同期信号を担 は更に、水平及少重直開開信号を 検出されない場合に駆似データイネーブル信号を生成す る保護回路(27)とを有し、タイミング作取回路と提 似データイネーブル信号に基づいて画像データの表示タ イミングを開始する。

【0020】この構成によれば、漢書等により水平及び 垂直問題信号及びデータイネーブル信者が保給されない (検出されない)場合でも、軽似データイネーブル信号 を生成しているので、液晶表示パネルを交流運動して展 又は白等の所定の副像データを表示することができ、液 品表示パネルの合画業の液晶に直流電圧が印加され続け ることを防ぐことができる。

【0021】 第次項6に記載の発明は、液晶表示パネルの表示タイミングを制御する方法において、タイミングコントローラに与えられるデータイネーブル信号を検出 50 表示タイミンが制度を上に接続、Nの区図路 26、またテイミンが制度を対していませた。NO 区図路 26、またタイミンが制度を対していませた。NO 区図路 26、またタイミンが制度を対していませた。NO 区図路 26、またタイミンが制度を対していませた。NO 区図路 26、またタイミンが制度を対していませた。NO 区図路 26、またタイミンが制度を対していませた。

し、検出したデータイネーブル信号に基づいて、液晶表 示パネルに表示する画像データの表示タイミングを制御 することを特徴とする方法である。請求項1と同様の作 用、効果が得られる。

10、0221 第本項 に記載の発明は、信号ライン及び 産業ラインを有する流晶表示パネルと、信号ラインを駆動するアータドライバと、楽重ラインを駆動するケート ドライバと、洗晶表示パネルに表示する画像データの表 ボタイミングを制御するのタイミングコントローのとを 旬し、タイミングコントローのほと、タイミングコントロー ライキングコントローのほと、タイミングコントロー カイネーブル信号を協力である。 が出場子に基づいて、流温表示されたま示する。 である場合である。 第本項 に記載の発明の を有する流晶表示定量である。 請求項 に記載の発明の 効果を具備する意思大変性のもれる。

【0023】 請求項8に配載の発明は、前記タイミング コントローラは請求項2ないし5のいずれか一項に配載 されているタイミングコントローラである。前述した請 求項2ないし5の効果を具備する液晶表示装置が得られ る。

[0024]

【発明の実施の形態】図5は、本発明の一実施例による タイミングコントローラの構成を示す配である。因示す るタイミングコントローラは、図1のタイミングコント ローラ13に置き換わるものである。すなわち、本発明 の液晶元円装置は、図5にポナタイミングコントロー ラ、データドライバ11、ゲートドライバ12及び液晶 表示パネル10を具備する。

【0025] 図5に示すタイミングコントローラは、従来技術のようにバックボーチ下 h b、ア t かの間電像 別でコントボーギ 下 h b、ア t の間電像 別 サイド を ディミング制御とは異なる3つの表示タイミング制御モードは従来 を 表示タイミング制御に直接代わるもので、第2及び第3の表示タイミング制御モードはは第1のモードのバックァップ又は付加的なものである。すなわち、第2及び第3の表示タイミングモードはオ1のモードであり、無人でもよいものである。

40 100261 図5に示すタイミングコントローラは、D
フリップフロップ20、22及び23、AND回路2
1、24、機関データイネーンが電子が成発が、回路32、N
OR回路26、保護回路27及びタイミング作成回路3
2とを有する。第1の表示タイミング削削モードは表
ム、Dフリップフロップ2、AND回路2
ング削削モードは表し、Dフリップフロップ23、2
3、AND回路24、機関プータイネーブロップ23、2
3、ANDEB24、関

護回路27及びタイミング作成回路32とを有する。

【0027】Dフリップフロップは、図示しない外部の 画像データ供給源からのクロック信号に同期してデータ イネーブル信号ENABをラッチするもので、データイ ネーブル信号検出器として機能する。データイネーブル 信号ENABも同様に、図示しない外部の画像データ供 給源で生成されるものである。データイネーブル信号E NABがアクティブになった時に、画像データ供給源で 生成された画像データの供給が始まる。後で詳述するよ うに、第1の表示タイミング制御モードはデータイネー 10 出力信号がLレベル、AND回路24の出力信号DET ブル信号ENABを利用して、表示タイミングを制御す

【0028】AND回路21は、データイネーブル信号 ENABとDフリップフロップ20の出力信号DET1 とのAND演算を行う。データイネーブル信号ENAB が画像データ供給源から供給されると、Dフリップフロ ップ20の出力信号DET1は高電位(Hレベル)にな る。従って、データイネーブル信号ENABがAND回 路21から出力される。データイネーブル信号が供給さ れない場合には、Dフリップフロップ20の出力信号D 20 ET1は低電位(Lレベル)であり、AND回路21の 出力はLレベルである。

[0029] Dフリップフロップ22はクロックCLK に同期して水平同期信号HSYNCをラッチするもの で、水平同期信号検出器として機能する。Dフリップフ ロップ23はクロック信号CLKに同期して垂直同期信 号VSYNCをラッチするもので、垂直同期信号検出器 として機能する。AND回路24は、Dフリップフロッ ブ22、23の出力信号のAND演算を行う。Dフリッ プフロップ22、23及びAND回路24で、水平/垂 30 直同期信号検出回路を構成する。

【0030】水平同期信号HSYNC及び垂直同期信号 VSYNCは、画像データ供給源から供給される。そし て、Dフリップフロップ22、23の出力信号はHレベ ルになり、AND回路24の出力信号DET2はHレベ ルになる。AND回路24の出力信号DET2は、タイ ミング作成回路32に与えられる。もし、水平同期信号 HSYNC及び垂直同期信号VSYNCが画像データ供 絵源から供給されな場合には、Dフリップフロップ2 2、23の出力信号はLレベルであり、AND回路24 40

の出力はLレベルになる。 【0031】擬似データイネーブル信号作成回路25 は、画像データ供給源からのクロックCLKとAND回 路24の出力信号DET2とを受け、AND回路24の 出力信号DET2がHレベルになった後の所定のタイミ ングで擬似データイネーブル信号ENAB-D1を作成 する。擬似データイネーブル信号ENAB-D1は、タ イミング作成回路32に出力される。

【0032】NOR回路26はDフリップフロップ20

2とのNOR演算を行う。Dフリップフロップ20の出 力信号DET1がHレベルになった場合、即ち、画像デ - 夕供給源からデータイネーブル信号ENABが供給さ れた場合、又は、AND回路24の出力信号DET2が 甘レベルになった場合、即ち、画像データ供給源から水 平岡期信号HSYNC及び垂直同期信号VSYNCが供 給された場合には、NOR回路26の出力信号がLレベ ルになる。

【0033】これに対して、Dフリップフロップ20の 2がLレベルの場合、即ち、画像データ供給源からデー タイネーブル信号ENAB、水平同期信号HSYNC及 び垂直同期信号VSYNCが供給されない場合には、N OR回路26の出力はHレベルとなる。また、27は画 像データ供給源から供給されるクロックCLK及びNO R回路26の出力を入力して、NOR回路26の出力が Hレベルとされた場合、即ち、画像データ供給源からデ ータイネーブル信号ENAB、水平同期信号HSYNC 及び垂直同期信号VSYNCが供給されない場合には、 握似データイネーブル信号ENAB-D2を出力する保 護回路である。

【0034】図6は、保護回路27の構成を示す回路図 であり、図6中、29はNOR回路26の出力がHレベ ルとされた場合、擬似水平同期信号HSYNC-Dを作 成して出力する擬似水平同期信号作成回路である。ま た、30は擬似水平同期信号作成回路29が擬似水平同 期信号HSYNC-Dを出力したときは、擬似データイ ネーブル信号ENAB-D2を作成して出力する擬似デ ータイネーブル信号作成回路である。

【0035】また、図5において、32は液晶表示パネ ルにおける画像データDATAの表示タイミングを制御 するタイミング作成回路であり、タイミング作成回路3 2 には、画像データ供給源から供給される画像データD ATAと、クロックCLKと、AND回路21の出力 と、擬似データイネーブル信号生成回路25の出力と、 Dフリップフロップ20の出力と、AND回路24の出 力と、保護回路27の出力とが供給される。

【0036】これに対応して、タイミング作成回路32 は、液晶表示パネルのデータバスを駆動するデータドラ イバに対しては、データドライバ用クロックD-CLK と、データドライバ用スタートバルスD-SPと、ラッ チバルスLP及び画像データDATAとを供給し、液晶 表示パネルのゲートバスを駆動するゲートドライバに対 しては、ゲートドライバ用クロックG-CLKと、ゲー トドライバ用スタートパルスG-SPとを供給するよう に構成されている。

【0037】図7はDフリップフロップ20の出力=H レベルとなった場合のタイミング作成向路32の動作を 示すタイミングチャートであり、図7Aは画像データ供 の出力信号DET1とAND回路24の出力信号DET 50 給源から供給される垂直同期信号VSYNCと、水平同 期信号HSYNCと、データイネーブル信号ENAB と、クロックCLKと、画像データDATAとを示して いる。

【0038】また、図7Bはデータドライバに供給され るデータドライバ用クロックD-CLKと、データドラ イバ用スタートパルスDーSPと、ラッチパルスLP と、画像データDATAとを示しており、図7Cはゲー トドライバに供給されるゲートドライバ用クロックGー CLKと、ゲートドライバ用スタートパルスG-SPと を示している。

【0039】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Hレベルとなった場 台、即ち、面像データ供給源からデータイネーブル信号 ENABが供給された場合には、AND回路21から出 力されるデータイネーブル信号ENABに基づく表示タ イミングにより液晶表示パネルにおける画像データの表 示タイミングを制御できるように、データドライバ用ク ロックDーCLK、データドライバ用スタートパルスD -SP、ラッチパルスLP、画像データDATA、ゲー スタートパルスGISPを出力する。

【0040】図7に示すように、Dフリップフロップ2 0の出力信号DET1がHレベルになると、即ち、デー タイネーブル信号ENABが画像データ供給源から供給 されると、タイミング作成回路32は同期信号VSYN C、HSYNCがLレベルであっても、AND回路21 から供給されるデータイネーブル信号ENABに基づい た表示タイミングを制御する。このタイミング制御は、 図2に示す従来の表示タイミング制御とは全く異なる。 【0041】より詳述すると、データイネーブル信号E 30 NABがHレベルの間、画像データDATAが供給され る。図7において、データイネーブル信号ENABの立 ち上がりエッジ*1は、表示パネル10の第1ラインに 相当する。1フレーム (画面) を構成する各ラインに対 し画像データ供給源から供給されている間、データイネ ーブル信号ENABはHレベルに保持される。

【0042】データイネーブル信号の立ち上がりエッジ *1に応答して、データドライバ用スタートバルスD-SPはタイミング作成回路32によって生成され、デー タドライバ11に出力される。更に、データイネーブル 40 信号ENABの立ち上がりエッジ*1に応答して、ゲー トドライバ用スタートパスルG-SPがタイミング作成 回路32によって作成され、ゲートドライバ12に出力 される。ゲートドライバ用スタートパルスGISPは、 第1ラインの間、Hレベルに保持される。従ってゲート ドライバ用スタートパルスD-SPは、第2ラインを示 すデータイネーブル信号ENABの立ち上がりエッジ* 2に応答して、Lレベルになる。

【0043】更に、後述するように、データイネーブル

ドライバ用クロックG-CLKがタイミング作成回路3 2によって作成される。更に、後述するように、タイミ ング作成回路32によって、クロックCLKからデータ ドライバ用クロックD-CLKが作成される。上述した ように、データイネーブル信号ENABのみを検出する ことで、最初に走査される表示パネル10の第1番目の 画素から確実に画像データDATAを表示することがで きる。上記制御は、第1の表示タイミング制御モードに 相当する。

10

【0044】ここに、図8は画像データ供給源から供給 10 される垂直同期信号VSYNCと、水平同期信号HSY NCと、データイネーブル信号ENABと、クロックC L.K.と、画像データDATAとを示している。また、図 9 A は画像データ供給源から供給される水平同期信号H SYNCと、クロックCLKと、画像データDATAと を示しており、図9Bは擬似データイネーブル信号作成 回路25から出力される擬似データイネーブル信号EN AB-D1を示している。

【0045】また、図9Cはデータドライバに供給され トドライバ用クロックG-CLK及びゲートドライバ用 20 るデータドライバ用クロックD-CLKと、データドラ イバ用スタートパルスDISPと、ラッチパルスLP と、画像データDATAとを示しており、図9Dはゲー トドライバに供給されるゲートドライバ用クロックGー CLKと、ゲートドライバ用スタートパルスGーSPと を示している。

> 【0046】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Lレベルが維持され、 AND回路24の出力=Hレベルとなった場合、即ち、 画像データ供給源からデータイネーブル信号ENABが 供給されず、水平同期信号HSYNC及び垂直同期信号 VSYNCが供給された場合には、擬似データイネーブ ル信号ENAB-D1に基づく表示タイミングにより液 品表示パネルにおける画像データの表示タイミングを制 御できるように、データドライバ用クロックDーCL K、データドライバ用スタートパルスD-SP、ラッチ パルスLP、画像データDATA、ゲートドライバ用ク ロックG-CLK及びゲートドライバ用スタートバルス G-SPを出力する。

【0047】例えば画像データ供給源に障害が発生し、 画像データDATAは供給されているものの、データイ ネーブル信号ENABの供給が停止してしまった場合、 上記第1の表示タイミング制御モードでは画像データD ATAを表示することはできない。このような場合に は、擬似データイネーブル信号ENAB-D1を用い る。この擬似データイネーブル信号ENAB-D1は、 AND回路24の出力信号DET2がHレベルになった 後の所定のタイミングで作成される。従って、擬似デー タイネーブル信号ENAB-D1は画像データDATA に同期しておらず、画像データDATAは液晶表示パネ 信号ENABを参照して、ラッチパルスLP及びゲート 50 ル10上でずれてしまう可能性がある。しかしながら、

第2の表示タイミング制御モードは、データイネーブル 信号ENABの供給が障害により停止してしまった場合 のパックアップモードとして機能する。

【0048】また、擬似データイネーブル信号ENAB D1が画像データDATAに同期するように能泳のバ ックポーチThb、Tvb、Thf、Tvfを決めれ ば、第2の表示タイミング制御モードは従来と同様に特 定のタイミング仕様に合致したものとなる。更に、第2 の表示タイミング制御モードは、水平同期信号HSYN C及び垂直同期信号VSYNCは供給されるが、データ イネーブル信号ENABは供給されないタイミング仕様 にも適用できる。

【0049】また、図10及び図11は、Dフリップフ ロップ20の出力=Lレベル、AND回路24の出力= Lレベルが維持された場合のタイミング作成同路32の 動作(第3の表示タイミング制御)を示すタイミングチ ャートである。ここに、図10は画像データ供給源から 供給される垂直同期信号VSYNCと、水平同期信号H SYNCと、データイネーブル信号ENABと、ケロッ クCLKと、画像データDATAとを示している。

【0050】また、図11Aは擬似水平同期信号作成回 路29から出力される擬似水平同期信号HSYNC-D と、擬似データイネーブル信号作成回路30から出力さ れる擬似データイネーブル信号ENAB-D2と、面像 データ供給源から供給されるクロックCLKとを示して いる。また、図11Bはデータドライバに供給されるデ ータドライバ用クロックD-CLKと、データドライバ 用スタートバルスDーSPと、ラッチバルスLPと、画 像データDATAとを示しており、図11Cはゲートド ライバに供給されるゲートドライバ用クロックGーCL 30 ける画像データの表示タイミングを制御できるように、 Kと、ゲートドライバ用スタートバルスG-SPとを示

【0051】このように、タイミング作成回路32は、 Dフリップフロップ20の出力=Lレベル、AND回路 24の出力=Lレベルが維持された場合、即ち、画像デ - 夕供給源からデータイネーブル信号ENAB、水平同 期信号HSYNC及び垂直同期信号VSYNCが供給さ れない場合には、擬似データイネーブル信号ENAB-D 2 に基づく表示タイミングにより液晶表示パネルにお ける画像データDATAの表示タイミングを制御できる 40 ように、データドライバ用クロックD-CLK、データ ドライバ用スタートバルスD-SP、ラッチパルスI. P、画像データDATA、ゲートドライバ用クロックG - CLK及びゲートドライバ用スタートバルスG-SP を出力する。

【0052】但し、この場合には、画像データ供給源か らは画像データDATAが供給されないので、データド ライバに対しては、タイミング作成回路32が作成した 画像データDATAが供給されることになる。図12は 本発明の一実験形態の動作を示すフローチャートであ

り、本発明の一実権形態においては、1フレーム期間が 開始されるごと(ステップST1)に、画像データ供給 源から供給される同期信号の中からデータイネーブル信 号ENAB (ステップST2) 、水平同期信号HSYN C及び垂直同期信号VSYNCの検出が行われる(ステ ップST4)。

12

【0053】ここに、画像データ供給源からデータイネ ープル信号ENABが供給された場合には、Dフリップ フロップ20の出力=Hレベルとなり、AND回路21 からデータイネーブル信号ENABが出力される。この 結果、タイミング作成回路32においては、Dフリップ フロップ20の出力=Hレベルとなったことに基づき、 AND回路21から出力されるデータイネーブル信号E NABに基づく表示タイミングにより液晶表示パネルに おける画像データDATAの表示タイミングを制御でき るように、データドライバ及びゲートドライバに対する 制御が行われる (ステップST3)。

【0054】これに対して、画像データ供給源からデー タイネーブル信号ENABが供給されず、水平同期信号 20 HSYNC及び垂直同期信号VSYNCが供給された場 合には、Dフリップフロップ20の出力=Lレベルが維 持されると共に、AND回路24の出力=Hレベルとな り、擬似データイネーブル信号生成回路25から擬似デ ータイネーブル信号ENAB-D1が出力される。

【0055】この結果、タイミング作成回路32におい ては、Dフリップフロップ20の出力=Lレベルが維持 されると共に、AND回路24の出力=Hレベルとなっ たことに基づき、軽似データイネーブル信号FNAR-D1に基づく表示タイミングにより液晶表示パネルにお データドライバ及びゲートドライバに対する制御が行わ れる (ステップST5)。

【0056】また、画像データ供給源からデータイネー ブル信号ENAB、水平同期信号HSYNC及び垂直同 期信号VSYNCが供給されない場合には、Dフリップ フロップ20の出力レベル=Lレベル、AND回路24 の出力レベル=Lレベルが維持され、NOR回路26の 出力=Hレベルとなる。この結果、保護回路27は、擬 似データイネーブル信号ENAB-D2を出力すること になり、タイミング作成回路32は、擬似データイネー ブル信号ENAB-D2に基づく表示タイミングにより 液晶表示パネルにおける顕像データDATAの表示タイ ミングを制御できるように、データドライバ及びゲート ドライバに対する制御が行われる(ステップST6)。 【0057】次に、図5に示すタイミング作成同路32 の内部構成について説明する。図13、14及び15は タイミング作成回路32の内部構成を示すフロック団で ある。最初に、図13を参照して説明すると、タイミン グ作成回路32は、3-1セレクタ41を有する。この 50 セレクタ41は、図5に示す検出債券DET1. DET

13

2に従い、3つの入力信号ENAB、ENAB-D1及 びENAB-D2のうちから1つの信号を選択する。表 1は、セレクタ41の真理値表である。

[0058] 【表1】

SI	S2	DI	D2	D3	Q
Н	L	Н	-	-	Н
Н	L	L	-	-	L
L	Н	-	Н	-	Н
L	Н	-	L	-	L
L	L	-	-	H	Н
L	L	-	-	L	L

【0059】選択されたデータイネーブル信号は、内部 データイネーブル信号ENAB-INTとして、図14 に示す回路部分に出力される。

【0060】図14に示す部分は、2つのフリップフロ 2ビット2値カウンタ42を有する。選択されたデータ イネーブル信号ENAB-INTはフリップフロップ4 3に与えられる。フリップフロップ43、44、インバ ータ45及びOR回路46は、内部データイネーブル信 号ENAB-INTのLレベルからHレベルに変わる先 頭部分を検出する。 OR回路 4 6 の出力信号はリセット 信号として、カウンタ42に与えられる。リセット信号 に応答して、カウンタ42はクロックCLKのカウント 動作を開始する。12ビット20~211で表されるカウ ント値は、以下に説明するように、ゲートドライバ用ク 30 ロックG-CLK、ラッチパルスLP、データドライバ 用スタートパルスDISP、及びゲートドライバ用スタ ートパルスG-SPを作成するのに用いられる。

【0061】図15Aは、ゲートドライバ用クロックG - CLKを作成するタイミング作成回路32の対応する 回路部分を示す。この回路部分は、デコーダ(#1)4 7、デコーダ(#2) 48、及び [Kフリップフロップ 49を含む。デコーダ47、48は別々に12ピットの カウント値をデコードし、それぞれの所定のカウント値 になったときに出力信号を作成して「Kフリップフロッ 40 ブ49に出力する。そして、クロックCLKが供給され る「Kフリップフロップ49から、ゲートドライバ用ク ロックG-CLKが出力される。

【0062】 図15Bは、ラッチパルスLPを作成する タイミング作成回路32の対応する回路部分を示す。こ の回路部分は、デコーダ (#3) 50、デコーダ (# 4) 51及びJKフリップフロップ52を有する。デコ ーダ50、51は別々に12ビットのカウント値をデコ ードし、それぞれの所定のカウント値になったときに出 力信号を作成して 1 K フリップフロップ 5 2 に出力す

る。そして、クロックCLKが供給されるJKフリップ フロップ52から、ラッチバルスI.Pが出力される。 【0063】図15Cは、ゲートドライバ用スタートバ ルスD-SPを生成するタイミング作成回路32の対応 する回路部分を示す。図示する回路部分は、デコーダ (#5) 53とフリップフロップ54とを有する。デコ ーダ53は、所定のカウント値をデコードしたときに出 力信号をフリップフロップ54に出力する。クロックC LKが供給されるフリップフロップ54は、ゲートドラ 10 イバ用スタートパルスDーSPを出力する。

14

【0064】図15Dは、クロックCLKからデータド ライバ用クロックDーCLKを生成するデータドライバ 用クロック作成同路55を示す。図15円は、画像デー タDATAを出力するタイミング作成回路32の対応す る国路部分を示す。図示する回路部分は、フリップフロ ップ56、セレクタ57及びフリップフロップ58を有 する。フリップフロップ56は、外部圏像データ供給液 からの画像データをラッチする。ラッチされた画像デー タはセレクタ57に与えられる。セレクタ57には、表 ップ43、44、インバータ45、OR回路46及び1 20 示領域外表示色データ (白か黒) も与えられている。こ の色データは、画像データが供給されない場合に選択可 能な第3の表示タイミング制御モードで用いられる。セ レクタ57は、データ選択信号に従い外部からの画像デ - タDATA又は表示領域外表示色データのいずれかを 選択する。上記データ選択信号は、図5に示すNOR回 路26の出力信号に相当する。選択された画像データは フリップフロップ58にラッチされ、液晶表示パネル1 0 に出力される。

【0065】図15Fは、ゲートドライバ用スタートバ ルスG-SPを出力するタイミング作成同路32の対応 する回路部分を示す。図16は、この回路部分の動作を 示すタイミングチャートである。図示する回路部分は、 各フレームの先頭を検出し、第1番目のラインに相当す る期間中に、内部データイネーブル信号FNAR-IN Tからゲートドライバ用スタートバルスGISPを作成 する。

【0066】図15Fに示す回路部分は、デコーダ(# 6) 59、保持回路60、先端検出回路61、及びデー タ有効端子を有するフリップフロップ 62を具備してい る。先猶検出回路61は、フリップフロップ43、4 4、インバータ45及び図14に示すOR回路46を具 億1.でいる。内部データイネーブル信号FNAR-IN Tが所定期間中にLレベルに保持されている場合。デコ

- ダ59はHレベルのパルスを出力する。このHレベル のパルスは、保持回路60に保持される。そして、保持 回路60に保持されたHレベルのパルスは、HI.DとL て、フリップフロップ62のデータ端子に出力される。 回路 6 1 は、内部データイネーブル信号ENAB-IN Tを検出する都度バルスを出力する。回路61から出力 50 されたパルスはリセット信号として保持回路60に与え られ、データ有効信号としてフリップフロップ62のデ -タ有効端子に与えられる。

【0067】1ラインが走査されている間において、所 定の一定時間が経過する前に内部データイネーブル信号 ENAB-INTはレンベルからHレベルに切り替わ る。降り合うライン間のブランキング期間において、内 都データイネーブル信号ENAB-INTはLレベルに 保持される。このとき、デコーダ59はパルスを出力す る。このパルスは保持回路60に保持される。所定の一 定期間経過後、内部データイネーブル信号ENAB-I 10 ば、2 クロック分とし、垂直方向のプランク領域を垂直 NTはHレベルに切り替わる。これは、次のラインの先 頭を示している。図16の*で示すパルスがフリップフ ロップ62のデータ有効端子に与えられる。フリップフ ロップ62はデータ端子を介して、Hレベル信号を受け 取る。従って、内部イネーブル信号ENAB-INTの 次の立ち上がりエッジが検出されるまで、フリップフロ ップ62の出力信号はHレベルに保持される。

【0068】以上説明したように、本発明の一実施形態 によれば、画像データ供給源からデータイネーブル信号 ENABが供給された場合には、データイネーブル信号 20 ENABに基づく表示タイミングにより液晶表示パネル における画像データDATAの表示タイミングを制御す ることができる。したがって、液晶表示パネルにおける 画像データDATAの表示タイミングを水平方向及び垂 直方向のバックポーチ、フロントポーチに依存させず、 任意のタイミングで行うことができ、表示タイミングを 異にする機器ごとに液晶表示装置用タイミングコントロ ーラを設計する必要がないので、液晶表示装置を備える パーソナルコンピュータ等、液晶表示装置用タイミング コントローラを必要とする製品の開発の迅速化を図るこ 30 とができる。

【0069】また、本発明の一実施形態によれば、画像 データ供給源からデータイネーブル信号ENABが供給 されず、水平同期信号HSYNC及び垂直同期信号VS YNCが供給された場合には、水平同期信号HSYNC 及び垂直同期信号VSYNCに基づく表示タイミングに より液晶表示パネルにおける画像データDATAの表示 タイミングを制御することができる。

【0070】したがって、障害等によりデータイネーブ ル信号ENABが供給されなくても画像データの表示を 40 によれば、外部からのデータイネーブル信号の供給が何 行えるとともに、従来の液晶表示装置用タイミングコン トローラと同様に、水平方向及び垂直方向のバックボー チ、フロントポーチに依存した、特定の表示タイミング でのみ画像表示のタイミングを制御することを希望する ユーザの要望に応えることができる。

【0071】また、本発明の一実施形態によれば、画像 データ供給源からデータイネーブル信号ENAB、水平 同期信号HSYNC及び垂直同期信号VSYNCが供給 されない場合においても、液晶表示パネルを交流駆動

れ続けることを防ぐことができるので、液晶の劣化を抑 制1. 賃頼性の向上を図ることができる。

【0072】また、本発明の一実施形態によれば、タイ ミング作成回路32は、データイネーブル信号ENAB あるいは擬似データイネーブル信号ENAB-D1ある いは擬似データイネーブル信号ENAB-D2に基づい て表示タイミングを作成するようにしている。したがっ て、図17に示すように、水平方向のブランク領域を水 平方向のデータ表示領域の両側に数クロック分、例え 方向のデータ表示領域の上下に数クロック分、例えば、 2 クロック分とすることができ、従来例の場合よりも短 い水平期間及び垂直期間で液晶表示パネルを駆動するこ とができる。

[0073]

【発明の効果】請求項1に記載の液晶表示パネルのタイ ミングコントローラ、請求項6に記載の方法及び請求項 7に記載の液晶表示装置によれば、画像データがパネル に供給されている間にアクティブになるデータイネーブ ル信号を検出して表示タイミングを制御することとした ため、データイネーブル信号を検出することにより表示 を開始することができ、データイネーブル信号がアクテ ィブになるタイミングがいつであっても、確実に液晶表 示パネルの先頭から画像データを表示することができる ようになる。よって、従来のように、水平及び垂直同期 信号のバックボーチ、フロントボーチに関係なく、自由 に表示タイミングの制御が可能になり、電子装置のあら ゆる表示タイミング仕様に対応できる。

【0074】請求項2に記載のタイミングコントローラ によれば、パネル駆動の開始タイミングを、検出したデ ータイネーブル信号に基づいて決めることができるの で、データイネーブル信号がどのタイミングでアクティ プになっても、確実に液晶表示パネルの先頭から画像デ ータを表示することができる。請求項3に記載のタイミ ングコントローラによれば、従来のようにフレーム間の 識別は同期信号 (垂直同期信号) を用いることなく、デ ータイネーブル信号に基づいてフレーム間の識別を行う ことができる。

【0075】請求項4に記載のタイミングコントローラ らかの原因で停止しても、擬似的にデータイネーブル信 号を作成することにより、表示を継続して行うことがで き。、また、水平及び垂直同期信号を検出しているの で、従来と同様の表示タイミング制御も行うことがで き、ユーザの要望にフレキシブルに対応できる。

【0076】請求項5に記載のタイミングコントローラ によれば、障害等により水平及び垂直同期信号及びデー タイネーブル信号が供給されない (検出されない) 場合 でも、擬似データイネーブル信号を生成しているので、 し、液晶表示パネルの各画素の液晶に直流電圧が印加さ 50 液晶表示パネルを交流駆動して黒又は白等の所定の画像

17 データを表示することができ、液晶表示パネルの各画素 の液晶に直流電圧が印加され続けることを防ぐことがで きる。

【図面の簡単な説明】

【図1】従来の液晶表示装置を示すプロック図である。

【図2】図1に示す従来の液晶表示装置の水平方向の駆 動タイミングを示すタイミングチャートである。

【図3】図1に示す従来の液晶表示装置の垂直方向の駆 動タイミングを示すタイミングチャートである。

【図4】図1に示す従来の液晶表示装置の1垂直周期期 10 間におけるデータ表示領域とブランク領域との関係を示 す団である。

【図5】本発明の一実施例によるタイミングコントロー ラを示すプロック図である。

【図6】図5に示す保護回路27の構成を示すプロック 図である。

【図7】図5に示すタイミング作成回路32の動作を示 すタイミングチャート (Dフリップフロップ20の出力 はハイレベルになった場合)である。

【図8】 図5に示すタイミング作成回路32の動作を示 20 HSYNC 水平同期信号 すタイミングチャート (Dフリップフロップ20の出力 がロウレベルで、AND回路24の出力がハイレベルに なった場合) である。

【図9】図5に示すタイミング作成同路32の動作を示 すタイミングチャート (Dフリップフロップ20の出力 がロウレベルに維持され、AND回路24の出力がハイ レベルになった場合)である。

【図10】図5に示すタイミング作成回路32の動作を 示すタイミングチャート (Dフリップフロップ20の出 力がロウレベルで、AND回路24の出力がロウレベル 30 G-SP ゲートドライバ用スタートパルス に維持された場合)である。

18 【図11】 図5に示すタイミング作成回路32の動作を 示すタイミングチャート (Dフリップフロップ20の出 力がロウレベルで、AND回路24の出力がロウレベル に維持された場合)である。

【図12】図5に示すタイミングコントローラの動作を 示すフローチャートである。

【図13】図5に示すタイミング作成回路32の内部構 成を示すプロック図 (その1) である。

【図14】図5に示すタイミング作成回路32の内部構 恵を示すプロック図 (その2) である。

【図15】図5に示すタイミング作成回路32の内部構 成を示すプロック図(その3)である。

【図16】図15Fの動作を示すタイミングチャートで

【図17】 本発明の一実施例による1垂直周期期間にお けるデータ表示領域とブランク領域との関係を示す図で ある。

【符号の説明】

VSYNC 垂直同期信号

ENAB データイネーブル信号 CLK クロック

DATA 画像データ

ENAB-D1 擬似データイネーブル債号

ENAB-D2 擬似データイネーブル信号 D-CLK データドライバ用クロック


D-SP データドライバ用スタートパルス I.P ラッチパルス

G-CLK ゲートドライバ用クロック

[313]


図5に示すタイミング作成回路32の内部権成を示すブロック数(その1)






[図5]

本発明の一実施例によるタイミングコントローラを示すブロック図




[图7]

図5に示すタイミング作成回路32の動作を示すタイミングチャート (Dフリップフロップ20の出力はハイレベルになった場合)




[図8]

図5に示すタイミング作成画路52の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルで、AND回路24の 出力がハイレベルになった場合)




[39]

図5に示すタイミング作成回離32の動作を示すタイミングチャート (Dフリップフロップ20の出力がロウレベルに維持され、AND網絡 24の出力がいイレベルになった場合)




[311]

図5に示すタイミング作成回路3 2の動作を示すタイミングテャート (Dフリップフロップ20の出力がロウレベルで、AND回路24の 出力がロウレベルに維持された場合)




[2] 1 0]

殴5に示すタイミング作成図練32の動作を示すタイミングチャート (Dフリップフロップ28の出力がロウレベルで、AND図路24の 出力がロウレベルに維持された場合)




[图14]


図5に示すタイミング作成回路32の内部構成を示すプロック図(その2)



【図12】



[图17]



[図15]

図5に示すタイミング作成回路32の内部構成を示すブロック図(その3)

